最近の研究により、量子低密度パリティ検査（QLDPC）コードを利用した耐故障性量子コンピューティング（FTQC）のための2つの異なるアーキテクチャ設計図が紹介された。IonQのチームはイオントラップ系のための「ウォーキングキャット」アーキテクチャを提案し、一方デューク大学、テキサス大学オースティン校、イェール大学の研究者たちは中性原子配列のための並列化スキームを詳述した。両論文は量子誤り訂正（QEC）の「時空間」オーバーヘッドに取り組み、量子ビット輸送や再構成可能な接続性などのハードウェア固有の強みに焦点を当て、大規模シミュレーションに必要な物理量子ビット数を削減することを目指している。
ウォーキングキャットアーキテクチャは、量子電荷結合素子（QCCD）チップ内のイオンの移動性を活用して、非局所的なQLDPCコードを実装する。この設計は、論理演算の基盤となる多量子ビット縺れ状態を生成する「キャットファクトリー」を利用している。重要な技術的成果は、[[102, 22, 9]]コードを使用した高密度メモリインスタンスであり、22個の論理量子ビットを102個の物理量子ビットにエンコードする。100サイトのハイゼンベルクモデルシミュレーションに対して、IonQは10,000個の物理量子ビットと約1ヶ月の実行時間が必要と推定している。
中性原子設計図は、原子配列プラットフォームに固有の「測定ボトルネック」に焦点を当てている。このプラットフォームでは、測定時間がゲート操作よりも著しく遅い。これを緩和するため、研究者たちはQLDPCモジュール内の未使用スペースを利用して非クリフォードゲート注入を並列化するテレポーテーションベースのスキームを導入した。このアプローチにより、物理量子ビットのフットプリントを増やすことなく、シリアル「抽出器」アーキテクチャに比べてシミュレーションが3倍高速化された。チームは11,495個の原子を使用する構成を特定し、約15時間でハミルトニアン動力学シミュレーションを実行できることを示した。
これらの設計図における重要な差別化要因は、量子ビットの損失やリークを含むハードウェアレベルのエラーの具体的な管理であり、これらは理想化されたリソース推定ではしばしば省略される。IonQアーキテクチャは、専用の量子ビットファクトリーと局所リザーバーを組み込み、失われたイオンをリアルタイムで検出して交換し、QLDPCブロック全体へのエラーの拡散を防止する。同様に、中性原子研究ではT状態ファクトリーの非決定性の影響を評価し、マジック状態の廃棄率とそれが総実行時間に与える影響をモデル化している。
シンドロームが蓄積するよりも速く処理できるストリーミングデコーダを統合することで、両アーキテクチャは耐故障性命令の持続的実行に必要な「クローズドループ」運用モデルに向かって進んでいる。これらの開発は、近未来の耐故障性ハードウェアを使用した材料科学や動力学シミュレーションなどの分野で量子優位性を達成するために必要なリソースの定量的基準を提供する。
IonQの「ウォーキングキャット」論文はarXivで入手可能である。デューク大学共同研究による中性原子アーキテクチャ研究も入手可能である。
2026年4月22日
